为什么PCB电路板需要做测试点

  对学电子的人来说，在电路板上设置检验点（testpoint）是在天然不过的事了，可是对学机械的人来说，检验点是什么？

    基本上设置检验点的意图是为了检验电路板上的零组件有没有契合规范以及焊性，比如说想查看一颗电路板上的电阻有没有问题，最简略的方法便是拿万用电表量测其两端就可以知道了。

    可是在大批量出产的工厂里没有方法让你用电表慢慢去量测每一片板子上的每一颗电阻、电容、电感、乃至是IC的电路是否正确，所以就有了所谓的ICT（In-Circuit-Test）自动化检验机台的出现，它运用多根探针（一般称之为「针床（Bed-Of-Nails）」治具）一起接触板子上一切需求被量测的零件线路，然后经由程控以序列为主，并排为辅的方式循序量测这些电子零件的特性，一般这样检验一般板子的一切零件只需求1~2分钟左右的时间可以完成，视电路板上的零件多寡而定，零件越多时间越长。

    可是假设让这些探针直接接触到板子上面的电子零件或是其焊脚，很有可能会压毁一些电子零件，反而适得其反，所以聪明的工程师就发清楚「检验点」，在零件的两端额外引出一对圆形的小点，上面没有防焊（mask），可以让检验用的探针接触到这些小点，而不用直接接触到那些被量测的电子零件。

    前期在电路板上面还都是传统插件（DIP）的时代，确实会拿零件的焊脚来当作检验点来用，因为传统零件的焊脚够强健，不怕针扎，可是常常会有探针接触不良的误判现象产生，因为一般的电子零件经过波峰焊（wavesoldering）或是SMT吃锡之后，在其焊锡的表面一般都会构成一层锡膏助焊剂的残留薄膜，这层薄膜的阻抗十分高，常常会构成探针的接触不良，所以其时常常可见产线的检验作业员，常常拿着空气喷枪拼命的吹，或是拿酒精擦拭这些需求检验的当地。

    其实经过波峰焊的检验点也会有探针接触不良的问题。后来SMT盛行之后，检验误判的现象就得到了很大的改善，检验点的运用也被大大地赋予重担，因为SMT的零件一般很软弱，无法接受检验探针的直接接触压力，运用检验点就可以不用让探针直接接触到零件及其焊脚，不但保护零件不受伤害，也直接大大地提升检验的可靠度，因为误判的现象变少了。

    不过跟着科技的演进，电路板的尺寸也越来越小，小小地电路板上面光要挤下这么多的电子零件都已经有些费力了，所以检验点占用电路板空间的问题，常常在规划端与制造端之间拔河，不过这个议题等以后有机会再来谈。检验点的外观一般是圆形，因为探针也是圆形，比较好出产，也比较简略让相邻探针靠得近一点，这样才可以添加针床的植针密度。

    1.运用针床来做电路检验会有一些机构上的先天上束缚，比如说：探针的最小直径有必定极限，太小直径的针简略折断毁损。

    2.针间距离也有必定束缚，因为每一根针都要从一个孔出来，并且每根针的后端都还要再焊接一条扁平电缆，假设相邻的孔太小，除了针与针之间会有接触短路的问题，扁平电缆的干与也是一大问题。

    3.某些高零件的周围无法植针。假设探针距离高零件太近就会有磕碰高零件构成损伤的风险，别的因为零件较高，一般还要在检验治具针床座上开孔避开，也直接构成无法植针。电路板上越来越难包容的下一切零件的检验点。

    4.因为板子越来越小，检验点多寡的存废屡次被拿出来评论，现在已经有了一些减少检验点的方法出现，如Nettest、TestJet、BoundaryScan、JTAG.。。等；也有其它的检验方法想要替代原本的针床检验，如AOI、X-Ray，但目前每个检验好像都还无法100%替代ICT。